VU Digitale Integrierte Schaltungen

Prüfungsinformationen

Lernaufwand

Beschreibung

Kennenlernen verschiedener Methoden und Prinzipien als Grundlage für das digitale Chip Design.

Methoden zur automatischen Optimierung von digitalen Schaltnetzen. Charakteristische Gleichungen von Flip-FLops. Schaltnetzentwicklung, synchrone und asynchrone Automaten. Eigenschaften von Mealy- und Moore-Automaten. Einführung in die Entwicklung von komplexen Schaltwerken und in höhere Entwurfssprachen wie etwa VHDL bzw. Verilog. Simulationstechniken für komplexe Schaltwerke. Mikroprogrammschaltwerke und Architektur von Operationswerken. Einführung in den ASIC-Entwurf. Verifikation von komplexen integrierten Schaltkreisen. Fehlersimulationen, Scanpath, Built-In-Self-Test und Boundary Scan.

 

Genauer Zeitplan:

01.10.2013 Vorlesung

08.10.2013 Vorlesung

15.10.2013 Vorlesung

22.10.2013 Vorlesung

29.10.2013 MP: Vorlesung

05.11.2013 Vorlesung

12.11.2013 Vorlesung

19.11.2013 Vorlesung

26.11.2013 Vorlesung

03.12.2013 entfällt

10.12.2013 Vorlesung

17.12.2013 Vorlesung

07.01.2014 MP: Übung: K3

14.01.2014 MP: Übung: K4

21.01.2014 MP: Übung: VHDL

28.01.2014 Prüfung (Haupttermin)

Beispiele

Möchtest du die Beispiele bewerten musst du dich einloggen. Derzeit funktioniert das über Facebook, wir arbeiten an einem Login über TISS! Facebook Login

Alle Beispiele als ZIP Datei
6.49KiB
liked by 0 disliked by 0
Fragenkatalog DIS
722.43KiB
liked by 0 disliked by 0
DIS Übungen (Offiziell)
448.37KiB
liked by 0 disliked by 0
Theorie Ausarbeitung
677.59KiB
liked by 0 disliked by 0
Zusammenfassung
40.85KiB
liked by 0 disliked by 0
499.42KiB
liked by 0 disliked by 0
Add files...